دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Verilog digital computer design : algorithms into hardware
دانلود کتاب طراحی کامپیوتر دیجیتال Verilog: الگوریتم ها در سخت افزار
مشخصات کتاب
Verilog digital computer design : algorithms into hardware
ویرایش:
نویسندگان: Mark Gordon Arnold
سری:
ISBN (شابک) : 0136392539, 9780136392538
ناشر: Prentice Hall PTR
سال نشر: 1999
تعداد صفحات: 637
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 27 مگابایت
قیمت کتاب (تومان) : 58,000
در صورت تبدیل فایل کتاب Verilog digital computer design : algorithms into hardware به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی کامپیوتر دیجیتال Verilog: الگوریتم ها در سخت افزار نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب طراحی کامپیوتر دیجیتال Verilog: الگوریتم ها در سخت افزار
برای دوره های سطح مقدماتی زبان توصیف سخت افزار Verilog. این متن توسط یکی از توسعه دهندگان پیش پردازنده Verilog Implicit To One hot (VITO) نوشته شده است، این متن استاندارد صنعتی Verilog Hardware Description Language را به عنوان راهی جدید برای کشف مفاهیم پایدار در طراحی دیجیتال و کامپیوتر، مانند خط لوله معرفی می کند. این نشان می دهد که چگونه شبیه سازی Verilog ابزاری برای کشف اشکالات قبل از ساخت سخت افزار است و چگونه Verilog synthesis ابزاری برای تبدیل خودکار کد منبع به سخت افزار است. ایده آل برای طراحان تازه وارد Verilog، دارای یک چارچوب طراحی سازگار با استفاده از نمودارهای ASM، و شامل بسیاری از نمونه های واقعی و عملی است.
توضیحاتی درمورد کتاب به خارجی
For introductory-level courses in Verilog Hardware Description Language. Written by the co-developer of the Verilog Implicit To One hot (VITO) preprocessor, this text introduces the industry standard Verilog Hardware Description Language as a new way to explore enduring concepts in digital and computer design, such as pipelining. It shows how Verilog simulation is a tool for uncovering bugs prior to hardware fabrication, and how Verilog synthesis is a tool for automatically converting source code into hardware. Ideal for designers new to Verilog, it features a consistent design framework using ASM charts, and contains many realistic, practical examples
