A Priori Wire Length Estimates for Digital Design

ریشه‌های این کتاب و حوزه تحقیقاتی جدیدی که تعریف می‌کند، در مقیاس‌بندی فناوری VLSI نهفته است. با ساعت‌های سیستم گیگاهرتز و نوآوری‌های طراحی و فرآیند شتاب‌دهنده، اتصالات به عامل محدودکننده عملکرد و چگالی تبدیل شده‌اند. این تأثیر فزاینده اتصالات بر فضای پیاده سازی سیستم، ابزارها و تکنیک های تحلیلی جدیدی را برای حمایت از طراح سیستم ضروری می کند. با توجه به مدل‌سازی و تجزیه و تحلیل، پاسخ به درون ارتباط درونی تکاملی است. مدل‌های اتمی و سطح دانه ساختار اتصال، و مدل‌های عملکرد در فرکانس‌های عملیاتی چند گیگاهرتز، با هم انتخاب مواد بهبود یافته و فناوری‌های فرآیندی را هدایت می‌کنند (به عنوان مثال، سیم‌های مسی دمشق، دی‌الکتریک‌های با گذردهی پایین). قبلاً در تأثیرات مهم (مانند القایی متقابل) به مدل‌های عملکرد اضافه می‌شود، زیرا تقریب‌های قدیمی‌تر (مثلاً مدل‌های بار دروازه‌ای با ظرفیت خازنی توده‌ای) کنار گذاشته می‌شوند. با این حال، در سطح سیستم و سطح برنامه ریزی تراشه، پاسخ لازم به تسلط اتصالات انقلابی است. جریان‌های طراحی همگرا تنها به مدل‌های خط RLC توزیع‌شده، آگاهی از تکرارکننده، یکپارچه‌سازی با استخراج و تجزیه و تحلیل و غیره نیاز ندارند. بلکه به مسائلی مانند تخصیص لایه سیم‌کشی، و پیش‌بینی اولیه منابع و پوشش عملکرد برای اتصال سیستم (به ویژه، بر اساس مدل‌های آماری ساختار اتصال سیستم)، نیز حیاتی می‌شوند. در واقع، پیش‌بینی اتصال در سطح سیستم به عنوان توانمندساز بهبود مدل‌سازی اتصالات، معماری‌های سیستمی مقرون‌به‌صرفه‌تر و فناوری طراحی سازنده‌تر ظاهر شده است.

The roots of this book, and of the new research field that it defines, lie in the scaling of VLSI technology. With gigahertz system clocks and ever­ accelerating design and process innovations, interconnects have become the limiting factor for both performance and density. This increasing impact of interconnects on the system implementation space necessitates new tools and analytic techniques to support the system designer. With respect to modeling and analysis, the response to interconnect dom­ inance is evolutionary. Atomistic- and grain-level models of interconnect structure, and performance models at multi-gigahertz operating frequencies, together guide the selection of improved materials and process technologies (e. g. , damascene copper wires, low-permittivity dielectrics). Previously in­ significant effects (e. g. , mutual inductance) are added into performance mod­ els, as older approximations (e. g. , lumped-capacitance gate load models) are discarded. However, at the system-level and chip planning level, the necessary response to interconnect dominance is revolutionary. Convergent design flows do not require only distributed RLC line models, repeater awareness, unifi­ cations with extraction and analysis, etc. Rather, issues such as wiring layer assignment, and early prediction of the resource and performance envelope for the system interconnect (in particular, based on statistical models of the system interconnect structure), also become critical. Indeed, system-level interconnect prediction has emerged as the enabler of improved interconnect modeling, more cost-effective system architectures, and more productive design technology.