ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب VHDL coding styles and methodologies

دانلود کتاب سبک ها و روش های کدنویسی VHDL

VHDL coding styles and methodologies

مشخصات کتاب

VHDL coding styles and methodologies

ویرایش: 2nd 
نویسندگان:   
سری:  
ISBN (شابک) : 0792384741, 0306476819 
ناشر: Springer 
سال نشر: 1999 
تعداد صفحات: 474 
زبان: English  
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 47 مگابایت 

قیمت کتاب (تومان) : 34,000



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 8


در صورت تبدیل فایل کتاب VHDL coding styles and methodologies به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب سبک ها و روش های کدنویسی VHDL نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب سبک ها و روش های کدنویسی VHDL

سبک‌ها و روش‌های کدنویسی VHDL، نسخه‌ای است که در ادامه نسخه اول همان کتاب و پاسخ‌های VHDL به سؤالات متداول، ویرایش اول و دوم است. این کتاب در اصل به عنوان یک ابزار آموزشی برای دوره آموزشی VHDL نوشته شده است. نویسنده شروع به نوشتن کتاب کرد زیرا نتوانست کتابی کاربردی و آسان برای خواندن پیدا کند که هر دو روش زبان و کدگذاری را پوشش دهد. این نسخه اطلاعات عملی در مورد روش‌های نرم‌افزار قابل استفاده مجدد برای طراحی مدل‌های عملکردی اتوبوس برای میزهای آزمایشی ارائه می‌کند. همچنین دستورالعمل هایی را در مورد استفاده از VHDL برای سنتز ارائه می دهد. تمام کدهای VHDL که در کتاب توضیح داده شده است روی یک سی دی همراه است. CD همچنین شامل مجموعه ابزار گنو با ویرایشگر حساس به زبان EMACS (با VHDL، Verilog و سایر قالب‌های زبان) و ابزارهای TSHELL است که پوسته یونیکس را شبیه‌سازی می‌کنند. فناوری مدل با مهربانی شامل یک نسخه ارزیابی زمان‌بندی‌شده ModelSim، یک کامپایلر و شبیه‌ساز استاندارد صنعتی VHDL/Verilog است که از مشاهده آسان مدل‌های تحت تجزیه و تحلیل، همراه با بسیاری از ویژگی‌های اشکال‌زدایی پشتیبانی می‌کند. علاوه بر این، Synplicity شامل یک نسخه زمان‌بندی‌شده از Synplify، یک ابزار سنتز FPGA بسیار کارآمد، کاربر پسند و آسان برای استفاده است. Synplify هم نماهای RTL و هم سطح دروازه مدل سنتز شده و گزارش عملکرد طراحی را در اختیار کاربر قرار می دهد. مکانیزم های بهینه سازی در ابزار ارائه شده است.


توضیحاتی درمورد کتاب به خارجی

VHDL Coding Styles and Methodologies, Edition is a follow up book to the first edition of same book and to VHDL Answers to Frequently Asked Questions, first and second editions. This book was originally written as a teaching tool for a VHDL training course. The author began writing the book because he could not find a practical and easy to read book that gave in depth coverage of both, the language and coding methodologies. This edition provides practical information on reusable software methodologies for the design of bus functional models for testbenches. It also provides guidelines in the use of VHDL for synthesis. All VHDL code described in the book is on a companion CD. The CD also includes the GNU toolsuite with EMACS language sensitive editor (with VHDL, Verilog, and other language templates), and TSHELL tools that emulate a Unix shell. Model Technology graciously included a timed evaluation version of ModelSim, a recognized industry standard VHDL/Verilog compiler and simulator that supports easy viewing of the models under analysis, along with many debug features. In addition, Synplicity included a timed version of Synplify, a very efficient, user friendly and easy to use FPGA synthesis tool. Synplify provides a user both the RTL and gate level views of the synthesized model, and a performance report of the design. Optimization mechanisms are provided in the tool.



فهرست مطالب

Vhdl Overview and Concepts....Pages 1-27
Basic Language Elements....Pages 29-89
Control Structures....Pages 91-113
Drivers....Pages 115-128
Vhdl Timing....Pages 129-155
Elements of Entity/Architecture....Pages 157-192
Subprograms....Pages 193-225
Packages....Pages 227-260
User Defined Attributes, Specifications, and Configurations....Pages 261-280
Design for Synthesis....Pages 281-308
Functional Models and Testbenches....Pages 309-352
Uart Project....Pages 353-381
Vital....Pages 383-394




نظرات کاربران