دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Charles C. Chiang, Jamil Kawa (auth.) سری: Series on Integrated Circuits and Systems ISBN (شابک) : 9781402051876, 9781402051883 ناشر: Springer Netherlands سال نشر: 2007 تعداد صفحات: 276 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 7 مگابایت
کلمات کلیدی مربوط به کتاب طراحی برای قابلیت ساخت و بازده برای CMOS در مقیاس نانو: مدارها و سیستم ها، الکترونیک و میکروالکترونیک، ابزار دقیق، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی، معماری پردازنده، مهندسی نرم افزار/برنامه نویسی و سیستم های عامل، فناوری نانو
در صورت تبدیل فایل کتاب Design for Manufacturability and Yield for Nano-Scale CMOS به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی برای قابلیت ساخت و بازده برای CMOS در مقیاس نانو نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
با نزدیک شدن به گره فناوری 32 نانومتری CMOS، جوامع طراحی و تولید با یک سیستم لیتوگرافی سروکار دارند که باید مصنوعات مداری را که به طور قابل توجهی کمتر از نیمی از طول موج منبع نور مورد استفاده هستند را با مواد جدید چاپ کند. با زمین های تنگ تر و متالورژی های نسبت ابعاد بالاتر. این واقعیت منجر به سه مسئله اصلی در زمینه تولید شده است که باید مورد توجه قرار گیرد: قابلیت چاپ، مسطح سازی، و تنوع درون قالب. پرداختن عمیق به اصولی که بر این سه موضوع در تمام مراحل فرآیند طراحی تأثیر میگذارند، امری لوکس نیست که بتوان آن را نادیده گرفت. قابلیت تولید و بازده اکنون یکی هستند و دیگر دغدغه ساخت، بسته بندی و آزمایش نیستند. آنها دغدغه کل جامعه آی سی هستند. بازده و قابلیت ساخت باید در آن طراحی شود، و مسئولیت همه آنهاست.
طراحی برای قابلیت ساخت و بازده برای CMOS در مقیاس نانو خواننده را در تمام جنبههای تولید و بازده راهنمایی میکند. در یک فرآیند نانو CMOS و نحوه پرداختن به هر جنبه در مرحله طراحی مناسب با شروع طراحی و چیدمان سلولهای استاندارد و نحوه تولید کتابخانههای درجه یک برای مناطق بحرانی و مصنوعات لیتوگرافی از طریق مکان و مسیر، شبیهسازی مبتنی بر مدل CMP و ساختگی - درج پر کردن، برنامه ریزی ماسک، شبیه سازی و ساخت، و از طریق طراحی آماری و زمان بندی آماری بسته شدن طرح. به طراح هشدار می دهد که چه مشکلاتی را باید رعایت کند و به اقدامات خوبی که می تواند تولید و بازدهی طرح را افزایش دهد. این کتاب یک کتاب ضروری برای طراح IC تمرین کننده جدی و یک آغازگر عالی برای هر دانشجوی فارغ التحصیلی است که قصد دارد در طراحی IC یا توسعه ابزار EDA حرفه ای داشته باشد.
As we approach the 32 nm CMOS technology node the design and manufacturing communities are dealing with a lithography system that has to print circuit artifacts that are significantly less than half the wavelength of the light source used, with new materials, with tighter pitches, and higher aspect ratio metallurgies. This reality has resulted in three main manufacturability issues that have to be addressed: printability, planarization, and intra-die variability. Addressing in depth the fundamentals impacting those three issues at all the stages of the design process is not a luxury one can ignore. Manufacturability and yield are now one and the same and are no longer a fabrication, packaging, and test concerns; they are the concern of the whole IC community. Yield and manufacturability have to be designed in, and they are everybody’s responsibility.
Design for Manufacturability and Yield for Nano-Scale CMOS walks the reader through all the aspects of manufacturability and yield in a nano-CMOS process and how to address each aspect at the proper design step starting with the design and layout of standard cells and how to yield-grade libraries for critical area and lithography artifacts through place and route, CMP model based simulation and dummy-fill insertion, mask planning, simulation and manufacturing, and through statistical design and statistical timing closure of the design. It alerts the designer to the pitfalls to watch for and to the good practices that can enhance a design’s manufacturability and yield. This book is a must read book the serious practicing IC designer and an excellent primer for any graduate student intent on having a career in IC design or in EDA tool development.
Front Matter....Pages I-XXVII
Introduction....Pages 1-19
Random Defects....Pages 21-51
Systematic Yield - Lithography....Pages 53-97
Systematic Yield - Chemical Mechanical Polishing (CMP)....Pages 99-150
Variability & Parametric Yield....Pages 151-168
Design for Yield....Pages 169-193
Yield Prediction....Pages 195-226
Conclusions....Pages 227-242
Back Matter....Pages 243-254