System Verilog for Verification: A Guide to Learning the Testbench Language Features

جدید! منبسط! به روز شد!

بر اساس نسخه اول پرفروش، این نسخه دوم به طور گسترده اصلاح شده شامل تغییرات مربوطه است که در نسخه 2008 SystemVerilog Language Reference Manual (LRM) اعمال می شود. تغییرات قابل توجه عبارتند از:

• بازبینی تقریباً هر کد توضیح و نمونه
• گنجاندن فصل‌های جدید: \"A Complete SystemVerilog Testbench\" با یک تست تصادفی کاملاً محدود برای یک سوئیچ ATM و \"Interfacing with C\" در DPI (رابط برنامه‌نویسی مستقیم)
  
• افزودن 70 مثال جدید از جمله نمونه‌های بزرگ‌تر مانند میز تست هدایت‌شده در پایان فصل چهارم
• یک فهرست گسترده با 50 درصد ورودی‌ها و ارجاعات متقابل
• LI>

\"در حالی که مدارهای مجتمع دیجیتال بی‌وقفه به سمت یک میلیارد ترانزیستور و فراتر از آن حرکت می‌کنند، میزهای تست Verilog تمام می‌شوند. با تایید منطقی تلاش بیشتر از طراحی، حرکت به سطح بالاتری از انتزاع تنها انتخاب است. به نظر می‌رسد SystemVerilog در بازار زبان تأیید سطح بالا برنده است و \"SystemVerilog for Verification\" کتابی است که متخصصان و دانشجویان را به طور یکسان جذب می‌کند. از Verilog اولیه تا ساختارهای پیچیده مورد نیاز برای تأیید طرح های بزرگ و پیچیده.\"

رونالد دبلیو مهلر، استاد مهندسی برق و کامپیوتر، دانشگاه ایالتی کالیفرنیا، نورتریج

\"بهبود یک کتاب عالی می تواند دشوار باشد، اما کریس به این هدف دست یافته است - ویرایش دوم این کتاب حتی بهتر از نسخه اول است!

توضیحات ساختارهای تأیید انتزاعی عبارتند از جزئیات بیشتر و مثال‌های جامع‌تر دیدن نحوه اعمال SystemVerilog در تأیید شی‌گرا را آسان‌تر می‌کند. فصل جدید در رابط برنامه نویسی مستقیم SystemVerilog (DPI) یک افزونه بسیار ارزشمند است. این ویرایش دوم یک کتاب ضروری برای هر مهندس درگیر در طراحی و تأیید Verilog و SystemVerilog است. این کتاب هم به عنوان یک مرجع عمومی SystemVerilog و هم برای یادگیری تکنیک های تأیید شی گرا به خوبی عمل می کند. این کتاب چنان مرجع ارزشمندی است که شرکت من یک نسخه از آن را به عنوان بخشی از مطالب آموزشی دانش‌آموز با هر دوره تأیید SystemVerilog که آموزش می‌دهیم، شامل می‌شود.

کریس اسپیر مشاور راستی‌آزمایی Synopsys است و به شرکت‌ها در سراسر جهان در زمینه روش‌شناسی تست‌های تست مشاوره داده است. او صدها مهندس را در مورد ساختارهای تأیید اعتبار SystemVerilog آموزش داده است.

میزهای آزمایش پیچیده‌تر می‌شوند. برای ادامه دادن به این کتاب نیاز دارید.

شامل نزدیک به 500 نمونه کد و 70 شکل است.

New! Expanded! Updated!

Based on the bestselling first edition this extensively revised second edition includes the relevant changes that apply to the 2008 version of the SystemVerilog Language Reference Manual (LRM). Significant changes include:

• The revision of nearly every explanation and code sample
• The inclusion of new chapters: "A Complete SystemVerilog Testbench" with a complete constrained random testbench for an ATM switch and "Interfacing with C" on the DPI (Directed Programming Interface)
  
• The addition of 70 new examples including larger ones such as a directed testbench at the end of chapter four
• An expanded index with 50% more entries and cross references

"As digital integrated circuits relentlessly march towards a billion transistors and beyond, Verilog testbenches are running out of steam. With logic verification taking more effort than design, moving to a higher level of abstraction is the only choice. SystemVerilog appears to be the winner in the high-level verification language market and "SystemVerilog for Verification" is the book that will take working professionals and students alike from basic Verilog to the sophisticated structures needed to verify large and complex designs."

Ronald W. Mehler, Professor of Electrical and Computer Engineering, California State University Northridge

"It can be difficult to improve upon a great book, but Chris has achieved that goal - the second edition of this book is even better than the first!

The explanations of abstract verification constructs are more detailed, and many more comprehensive examples make it easier to see how to apply SystemVerilog in object-oriented verification. The new chapter on the SystemVerilog Direct Programming Interface (DPI) is a very valuable addition. This second edition is a must-have book for every engineer involved in Verilog and SystemVerilog design and verification. The book serves well both as a general SystemVerilog reference and for learning object-oriented verification techniques. This book is such an invaluable reference, that my company includes a copy as part of the student training materials with every SystemVerilog verification course we teach!"

Stuart Sutherland, SystemVerilog Training Consultant, Sutherland HDL, Inc.

Chris Spear is a Verification Consultant for Synopsys, and has advised companies around the world on testbench methodology. He has trained hundreds of engineers on SystemVerilog’s verification constructs.

Testbenches are growing more complex. You need this book to keep up.

Includes nearly 500 code samples and 70 figures.