On-Chip Interconnect with aelite: Composable and Predictable Systems

ارتباط روی تراشه با aelite: سیستم‌های ترکیب‌پذیر و قابل پیش‌بینی توسط: (نویسندگان) آندریاس هانسون کیس گوسنس سیستم‌های جاسازی شده از اجزایی تشکیل شده‌اند که در یک مدار واحد، یک سیستم روی تراشه (SoC) یکپارچه شده‌اند. یکی از عناصر حیاتی چنین SoC و تمرکز این کار، اتصال درون تراشه ای است که اجزای مختلف را قادر می سازد تا با یکدیگر ارتباط برقرار کنند. این کتاب یک توصیف جامع و روش پیاده‌سازی برای فیلیپس/NXP Aethereal/Aelite Network-on-Chip (NoC) ارائه می‌کند. این ارائه یک دیدگاه سیستمی را ارائه می دهد که از الزامات سیستم شروع می شود و معماری های سخت افزاری، نرم افزارهای جاسازی شده و جریان طراحی همراه را استخراج و توصیف می کند. خوانندگان دید عمیقی از الزامات اتصال به یکدیگر دریافت می کنند، نه تنها بر روی عملکرد و مقیاس پذیری، بلکه بر الزامات چندوجهی و برنامه محور، به ویژه ترکیب پذیری و پیش بینی پذیری تمرکز دارند. این کتاب نشان می‌دهد که چگونه این الزامات کیفی در یک اتصال بر روی تراشه پیشرفته اجرا می‌شوند و هزینه‌های کمی و واقعی را ارائه می‌دهد. • به طور گسترده از تصاویر دنیای واقعی در قالب مطالعات موردی و مثال هایی استفاده می کند که قدرت روش های ارائه شده را بیان می کند. • از یک مثال ثابت و در حال اجرا در سراسر کتاب استفاده می کند. این مثال در فصل مقدماتی معرفی شده است و از ارائه در سراسر کار پشتیبانی می کند و جزئیات بیشتری در هر فصل ارائه شده است. •محتوا دارای هم وسعت (معماری، تخصیص منابع، نمونه سازی سخت افزار/نرم افزار، تأیید رسمی) و هم عمق (توضیحات معماری در سطح بلوک، الگوریتم های تخصیص، API های زمان اجرا کامل، مدل های رسمی دقیق، مطالعات موردی کامل نگاشت شده به FPGA ها) است. •شامل مطالعات موردی متعدد، به عنوان مثال. یک رسیور JPEG، جعبه تنظیم و طراحی رادیوی دیجیتال.

On-Chip Interconnect with aelite: Composable and Predictable Systems by: (Authors) Andreas Hansson Kees Goossens Embedded systems are comprised of components integrated on a single circuit, a System on Chip (SoC). One of the critical elements of such an SoC, and the focus of this work, is the on-chip interconnect that enables different components to communicate with each other. The book provides a comprehensive description and implementation methodology for the Philips/NXP Aethereal/aelite Network-on-Chip (NoC). The presentation offers a systems perspective, starting from the system requirements and deriving and describing the resulting hardware architectures, embedded software, and accompanying design flow. Readers get an in depth view of the interconnect requirements, not centered only on performance and scalability, but also the multi-faceted, application-driven requirements, in particular composability and predictability. The book shows how these qualitative requirements are implemented in a state-of-the-art on-chip interconnect, and presents the realistic, quantitative costs. •Uses real-world illustrations extensively, in the form of case studies and examples that communicate the power of the methods presented; •Uses one consistent, running example throughout the book. This example is introduced in the introductory chapter and supports the presentation throughout the work, with additional details given in each chapter; •Content has both breadth (architecture, resource allocation, hardware/software instantiation, formal verification) and depth (block-level architecture description, allocation algorithms, complete run-time APIs, detailed formal models, complete case studies mapped to FPGAs); •Includes numerous case studies, e.g. a JPEG decoder, set-top box and digital radio design.